En proposant une nouvelle représentation logique ainsi qu’une méthode d’optimisation pour les circuits électroniques des ordinateurs, un laboratoire de l’EPFL permet un gain d’énergie, de vitesse ou de place de près de 20%. Un accord de licence vient d’être conclu avec Synopsys, leader mondial des logiciels de conception et de fabrication des puces électroniques.
Diminuer la consommation énergétique des puces électroniques en modifiant leur représentation théorique : ce tour de force est rendu possible par un le Laboratoire de systèmes intégrés (LSI) de l’EPFL. En modifiant les fonctions attribuées aux portes des milliards de transistors placés sur les circuits, le système offre des raccourcis aux calculs qu’ils effectuent. Libre au concepteur d’utiliser cet avantage pour réduire la taille de son produit, améliorer la vitesse ou économiser de l’énergie. Cette innovation a récemment été repris sous forme de licence non exclusive par Synopsys, leader mondial des logiciels de tests et de la fabrication des circuits intégrés.
Une meilleure logique pour des puces plus performantes
Les capacités des puces électroniques dépendent aujourd’hui en grande partie des systèmes d’aide à la conception des circuits. Ces outils de synthèse logique permettent de traduire des tâches informatiques complexes en un dédale de milliards de microscopiques transistors. « Il n’y a que peu d’entreprises et de produits commerciaux qui soutiennent l’ensemble de l’effort de l’industrie des semi-conducteurs », souligne Giovanni De Micheli, directeur du LSI. Luca Amarù, alors qu’il était encore doctorant de ce laboratoire qui a une renommée mondiale dans ce domaine, a pris le parti de changer radicalement la manière de percevoir le problème afin de maximiser l’optimisation.
Alors que les portes des transistors s’exprimaient depuis des dizaines d’années en suivant quatre fonctions (and/or/not/mux), il ne leur en donne plus que deux : la fonction « majorité » et inversion (not). Un pari théorique qui a fonctionné puisque dès le premier essai les résultats ont montré une réduction des étapes logiques nécessaires à l’exécution d’une tâche. Un avantage qui s’est confirmé ensuite avec une moyenne de 18% de moins par rapport aux outils standards actuels. Appelée MIG, cette optimisation permet de libérer des transistors pour d’autres tâches, les utiliser pour aller plus vite ou encore en enlever pour réduire le dispositif.
Mais Luca Amarù, actuellement manager en recherche et développement chez Synopsys, ne s’est pas arrêté là. Mathématicien de formation, il a également adapté l’algèbre booléenne, support théorique qui permet d’avoir une représentation de leurs fonctions. En l’adaptant à son nouveau système, il a atteint une optimisation supplémentaire.
Des puces plus rapides et plus petites que jamais
Les expériences du Laboratoire ont montré des résultats excellents également sur des éléments commercialisés comme les diviseurs, les additionneurs, etc. Le système est comparé à une importante révolution par Mauro Lattuada, manager en transfert de technologie de l’EPFL qui s’est occupé de cet accord de licence. « Cette nouvelle manière théorique de représenter les circuits intégrés permet non seulement un gain d’énergie, de vitesse ou de place près de 20%, mais il est en train de donner lieu à un paradigme logique qui s’étend à d’autres domaines comme la conception et l’optimisation des circuits programmables (FPGAs) et dans l’analyse et la recherche de données», souligne-t-il.
Auteur: Cécilia Carron
[ Illustration – Crédit / PixaBay ]
